PAT-NO: JP403147375A

DOCUMENT-IDENTIFIER: JP 03147375 A

TITLE: VARIABLE CAPACITY ELEMENT

PUBN-DATE: June 24, 1991

INVENTOR-INFORMATION:

NAME

NOJIRI, HIDETOMO

ASSIGNEE-INFORMATION:

NAME COUNTRY

NISSAN MOTOR CO LTD N/A

APPL-NO: JP01284948

APPL-DATE: November 2, 1989

INT-CL (IPC): H01L029/93, H01L027/04

US-CL-CURRENT: 257/599

# ABSTRACT:

PURPOSE: To remove the transverse expansion of a depletion layer so as to secure enough breakdown strength by forming a variable capacity part within an island area whose cross section is inverted triangular and whose inclined side face part is insulated.

CONSTITUTION: A low impurity concentration of N<SP>-</SP>-layer 2 is made on an N<SP>+</SP>-substrate 1 by epitaxial growth, whereby a semiconductor substrate 3 is constituted. Grooves 4 and 5 whose cross sections are rhombic are made a specified interval apart at the main face of a

semiconductor substrate 3, and by both these grooves 4 and 5, an island area 6 whose cross section is inverted triangular is formed. Silicon oxide films 7 are made inside the grooves 4 and 5, and further inside them is filled with polycrystalline silicon 8. And a high impurity concentration of P<SP>+</SP>-type diffusion layer 9 is made at the surface part of the island area 6, and by the P < SP > + < /SP > - N < SP > - < /SP > junction of this P<SP>+</SP>-type diffusion layer 9 and an N<SP>-</SP>layer 2, a variable capacity part is made. By this constitution, the transverse expansion of a depletion layer vanishes, and enough breakdown strength can be secured.

COPYRIGHT: (C) 1991, JPO&Japio

# 19日本国特許庁(JP)

①特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平3−147375

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)6月24日

H 01 L 29/93 27/04 Z 7638-5F C 7514-5F

審査請求 未請求 請求項の数 1 (全11頁)

😡発明の名称 可変容量素子

②特 顧 平1-284948

②出 願 平1(1989)11月2日

(2)発明者野尻

秀 智

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

勿出 願 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

個代 理 人 弁理士 三好 秀和 外1名

明田・吉

 発明の名称 可変容量素子

## 2. 特許請求の範囲

半導体基板に、結晶面選択エッチングを含むエッチングにより形成された断面逆三角形の領域における傾斜状側面部が絶縁された島状領域を形成し、バイアス電圧に応じて前記半導体基板の深さ方向に拡がる空乏層を可変容量として利用する可変容量部を前記島状領域内に形成してなることを特徴とする可変容量素子。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、バイアス電圧に応じて半導体内に 拡がる空乏層幅を可変容量として利用する可変容 量素子に関する。

(従来の技術)

可変容量素子の第1の従来例としては第10図に示すような可変容量ダイオードがある (特開昭

56-26477号公報)。この従来例は、高温 度 N 型層 4 1 の上に 1 × 1 0 <sup>1 4</sup> / c m <sup>3</sup> 程度の 低濃度エピタキシャル層42を有する半導体基板 43が準備され、その半導体基板43の主面に、 まずP型の不純物が選択的に多量にドープされて、 所要面積で且つ比較的浅い P \* 領域 4 4 が形成さ れている (同図(a))。 P \* 領域 4 4 中には、領域 を狭めて例えばリンイオンをイオン注入すること により、 P \* 領域 4 4 よりも深い N 型拡散層 4 5 が形成されている(同図(b))。次いで、N型拡散 層45よりも領域を狭めて同様にリンイオンをイ オン注入することにより、そのN型拡散層45よ りもさらに深いN型拡散層46が形成されている。 さらに、N型拡散層46よりも領域を狭めてリン イオンをイオン注入することにより、N型拡散層 46よりも深いN型拡散層47が形成されている。 以上のような処理が順次級返されて同図(C)に示す ような拡散層断面を有する構造が造られている。 最後に、酸化胰48、電極49、50及び表面保 **護膜51が形成されて可変容量ダイオードが完成** 

されている(同図仏)。

以上のことから、この可変容量ダイオードの C ー V 特性は、第11図に示すように、直線状の急 激な容量変化比を持つ特性を示すことになる。

しかし、第1の従来例の可変容量ダイオードは、 所望の拡散層断面形状を得るために複数回の拡散 工程を必要とするため、製造プロセスが非常に複

は周辺部で決められ、十分な耐圧がとれなくなっ てしまう。

これに対処するようにした第3の従来例として、 第13図に示すような可変容量ダイオードがある。 この従来例では、P+層59が、拡散によりN型 帰60よりも広い面積に形成され、その周辺部 c がN-番53に形成されるようになっている。こ の場合には、接合の周辺部cはP^N~接合とな り、耐圧は中央部bのP^N接合で決まるように なる。このような構造のダイオードに逆パイアス 電圧を印加すると、中央部の P \* N接合の空乏層 d は主としてN型層60倒に形成され、 P ↑ N ~ 接合の空乏層 e は主として N 「層 5 3 側に形成さ れるようになる。このとき、本来のP^N接合に よる空乏層dだけが容量に寄与するのではなく、 周辺部の P↑ N −接合による空乏層 e も容量に影 響を与える。このため、十分な容量変化幅がとれ なくなるという問題が生じる。また、N「暦53 は不純物濃度が低いため、周辺部の空乏層eはN 型層60の空乏層はよりも拡がりが大きく、先に

雑となり、製造コストが上り、また歩留り低下を 引起して現実性に乏しい。

これに対し、第2の従来例として第12図に示すようなプレーナ構造の可変容量ダイオードがある。高濃度のN・暦52の上に、エピタキシャル成長により低濃度のN・暦53が形成されている。N・暦53にはまりも高濃度のN型暦55が拡散により形成されている。P・暦56の上はないまり形成されている。58は保護である。

この可変容量ダイオードの逆バイアス時の耐圧は、N型層 5 5 と P \* 層 5 6 により形成される
P \* N接合で決まる。N型層 5 5 は拡散ににより形成になるので、半導体基板 5 4 の表面近のでは渡度が高いが深くなるに従い低濃度になる。従って P \* N \* を合の周辺部 a では P \* N \* を合の部ではなるになるになるにより、グイオードの耐圧

N・層52に到達してしまう。これは容量変化比を悪くするだけでなく、耐圧も低下させてしまう。 そして、これを防止するため、N・層53の厚み を増すと、直列抵抗が増大して可変容量ダイオー ドのQを低下させてしまうことになる。

きのから、 ののでは、 ののででる。 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののででいる。 ののででは、 ののでは、 ののででは、 ののででは、 ののでは、 の

以上の問題を解決するようにした第5の従来例

として第15図に示すようなものがある(特別昭 63-15476号公報)。この従来例では、 N \* \* 層 7 4 上に N ~層 7 5 、 N 層 7 6 、 P \* \* **層 7 7 が 順 に 形 成 さ れ た 半 導 体 基 板 7 8 中 に 、** 反 応性イオンエッチング等により、複数の満79、 80 が N \* \* 層 7 4 に至る深さに形成されこの溝 79、80の内面に酸化胰81が形成されて、空 乏層の横方向への拡がりが防止されている。しか し、この従来例では、素子の特性や素子間のばら つきは、満79、80の加工精度で決まり、一般 にこのような清79、80は反応性イオンエッチ ングで形成されるが、寸法シフト量や満79、 80の垂直性精度等が満79、80が深くなるに 従い十分制御することが困難となるため、特性の そろった素子を製造することが困難であるという 問題があった。従って、製造後に選別を十分に行 う必要があり、それに伴いコスト商になっていた。 (発明が解決しようとする課題)

第1の従来例は、所望の拡散層断面形状を得る ために複数回の拡散工程を必要とするため、製造

きが大きくなり、歩留りが低下してコスト高になるという問題があった。

そこで、この発明は、十分な耐圧を確保することができるとともに小さなバイアス電圧範囲で大きな容量変化幅を得ることができ、また高い加工精度を得ることができて特性のばらつきが小さく、さらに信頼性を向上させることのできる可変容量素子を提供することを目的とする。

# [発明の構成]

#### (課題を解決するための手段)

この発明は上記課題を解決するために、半導体 基板に、結晶面選択エッチングを含むエッチング により形成された断面逆三角形の領域における傾 斜状側面部が絶縁された島状領域を形成し、バイ アス電圧に応じて前記半導体基板の深さ方向に拡 がる空乏層を可変容量として利用する可変容量が を前記島状領域内に形成してなることを要旨とす

#### (作用)

可変容量部が、断面逆三角形で傾斜状側面部が

プロセスが非常に複雑となり、製造コストが止り、 また歩留り低下を引起して現実性に乏しいという 問題があった。

第2の従来例では、ダイオードを構成する P・N 接合の周辺部が P・N・接合となって十分な耐圧がとれないという問題があった。

この耐圧の問題を解決するようにした第3の従来例では、周辺部の P \* N - 接合による空乏層が容量に影響して十分な容量変化幅がとれないという問題があった。

耐圧低下及び容量変化幅の低下を防止するようにしたメサ型構造の第4の従来例では、保護膜を熱酸化法等の高温処理で形成すると、特にP・ 層の拡散プロファイルが変化するため、これを採用することができず、素子の信頼性を高める上で問題があった。

また、反応性イオンエッチングにより複数の満を形成して空乏層の横方向への拡がりを防止するようにした第5の従来例では、満の加工精度を十分制御することが困難となるため、特性のばらつ

### (実施例)

以下、この発明の実施例を図面に基づいて説明する。

第1 図ないし第3 図は、この発明の第1 実施例を示す図である。

まず、第1図を用いて、可変容量素子の構成を 説明すると、N・基板1の上にエピタキシャル成 そして、島状領域6の表面部に高不純物濃度のP・拡散層9が形成され、このP・拡散層9とN・層2とのP・N・接合により、可変容量部が形成されている。P・拡散層9の表面部及びN・基板1の裏面部には、それぞれ電極11、12が形成されている。13は酸化シリコン膜、14は表面保護用のPSG膜である。

次いで、第2図を用いて、製造方法の一例を説明することにより、その構成をさらに詳述する。なお、以下の説明において、(a)~(f)の各項目記号は、第2図の(a)~(f)のそれぞれに対応する。

コン膜 7 を約 5 0 0 0 A の厚さに形成する。次いで減圧 C V D により、多結晶シリコン 8 を 2 μ m 以上堆積することによって溝 4 、 5 の少なくとも 上部を埋込む。

(f) 酸化した後、配線コンタクト用の孔開けを 行い、真空蒸音によって、 P \* 拡散層 9 の上に電 ングを行うことによって、 P \* 拡散層 9 の上に電 低 (配線層) 1 1 を形成する。また、 N \* 基板 1 の裏面には、 A & 、 N i 、 A g を順に蒸着して電 は 1 2 を形成する。さらに、 表面部には、 C V D 法により、表面保護用の P S G 胰 1 4 を約 1 μ m (a) (100) 面のシリコンN・基板1を準備し、その上に低い不純物濃度で約8μm厚さのN-層2を通常のエピタキシャル成長により形成して半導体基板3とし、その主面に熱酸化法より約1μm厚さの酸化シリコン膜15を形成する。(b) フォトリソグラフィにより酸化シリコン膜15をパターニングし、これをマスクにして反応性イオンエッチングにより、例えば幅3μmになるように形成する。 16μmの2つの垂直の溝16、17を、互いの端部間の距離が14μmとなるように形成する。

(C) 溝16、17の内面をKOH水溶液のエッチング液を用いて結晶面選択エッチングを施すと、(111)面で著しくエッチレートが遅くなるので、(111)面で囲まれた断面菱形状の溝4、5が形成される。このとき、半導体基板3の表面に対する溝4、5内面の傾斜角は54.7°である。この両溝4、5により、断面逆三角形の島状領域6が形成される。

(a) 熱酸化により沸4、5の内面に、酸化シリ

の厚さに形成し、最後に外部配線引出し用のパッ ド18の関ロを行う。

なお、この実施例では(100)面の半導体基板を用いでいるので、前述したように、 満4、 5 内面の傾斜角は 5 4 . 7°になるが、必要に応じて他の結晶方位の半導体基板、例えば(110)面等の半導体基板を用いることも可能である。 このときの満4、5 内面の傾斜角は 3 6 . 2 6°となる。

次に作用を説明する。

 直線に近づけるためには空乏層の拡がりが表面から深くなる程先細り形状となるように拡散層の断面形状や濃度勾配を選択する必要がある。

第3図は、CーV特性を比較例とともに示している。同図中、A特性線はこの実施例のもの、B特性線は比較例としての従来のブレーナ型の可変容量ダイオード特性である。この実施例のものは、高逆パイアス時の容量変化が、ブレーナ型のものに比べてかなり直線に近づき、且つ小さな電圧変化幅で大きな容量変化幅が得られている。

量変化は大きくなる。

第5 図ないし第7 図には、この発明の第3 実施 例を示す。

この実施例は、第5図に示すようにの場が形成されたとき、逆三角形の島状領域を61の直下に同時に形成される三角形の島島状領領領の直下に同時に形成される三角形の島島な領領領のでも2つのP・Nダイオードを対向接続したるの場ができた。このような構造とすることとにより、容量の方とというできた。これを登録される。では、1000年のは1000年のでは、100

次いで、第6図を用いて、その製造方法の一例を説明する。

(100) 而の P・ 基板 23 を準確し、これに 約5 μ m 厚さの N 型隔 24 をエピタキシャル成長 させる。引き続いて約4 μ m 厚さの N・ 層 25、 約7 μ m の N 型層 26 を順次エピタキシャル成長 させて半導体基板 27 を構成する (同図 α))。 次いで、第4図には、この発明の第2実施例を示す。なお、第4図及び後述の各実施例を示す図において、前記第1図及び第2図における部材及び部位等と同一ないし均等のものは、前記と同一符号を以って示し、重複した説明を省略する。

この実施例は、可変容量部にMOS型構造が用いられている。島状領域6の表面にゲート酸化膜21を介してゲート電極22が形成され、このゲート酸化膜21及びゲート電極22によりMOS型構造が構成されている。ゲート酸化膜21は、熱酸化法により厚み約1000人に形成されている。

この実施例の可変容量素子は上述のように構成されているので、ゲート電極22に負の電圧が加わるように、両電極12、22間に直流電圧を印加すると、ゲート電極22直下のN「層中に空乏層が形成され電圧が高くなるに従って深さ方向に拡かる。そして、前記第1実施例の場合と同様に、空乏層の拡がりは断面菱形状の分離溝4、5により制限を受けるため、高電圧印加時においても容

反応性イオンエッチングにより、深さ16μm、 溝間隔14μmの2つの垂直の溝を形成した後、 KOH水溶液等を用いた結晶面選択エッチングに より、上記垂直の溝を断面菱形状の溝28、29、 31に整形する。これらの溝28、29、31に より島状領域61、62が形成される。次いで、 反応性イオンエッチング法により、約7μmの深 さの経溝32を形成する。酸化処理を施すことに よって、各溝28、29、31、32の内面に酸 化シリコン膜7を形成して、その内面部を絶縁する(同図(b))。

反応性イオンエッチングにより、満32の底部の酸化シリコン膜7を除去し、続いて減圧CVD法によるモノシランの熱分解により、各海28、29、31、32を多結晶シリコン8で埋込む。さらに表面上の多結晶シリコン8を除去し平坦化したのち、島状領域61の表面部に不純物熱拡散法によりP・拡散層9を形成する(同図(C))。

熱酸化法とフォトエッチングにより酸化シリコン膜 1 3 を表面に形成し、奥空蒸着法により、金

鳳膜を半導体基板27の表裏に形成する。表面の 金鳳膜をパターニングして電極(配線層)11、 33を形成した後、CVD法により表面保護用の PSG膜14を堆積し、これをパターニングして 外部配線引出し用の窓を形成して製造工程を終る (同図(d))。

製造工程を終えた半導体基板27中には、第7 図に示すような等価回路が形成され、端子Dに正の電圧を印加することによって空乏層は半導体基板27の表裏から内部に向って対称的に拡がる。このため、DーE間、DーF間のCーV特性は対称性に優れ、従ってEーF間には容量変化幅の大きなCーV特性が得られる。

また、デバイス形状を決定する断面菱形状の海 28、29、31は、結晶面選択性の非常に優れ たアルカリエッチング液を用いて高精度に形成す ることができるため、半導体基板27内に形成さ れる2つの P・ N ダイオードの特性は極めて良好 に一致する。

さらに、N <sup>+</sup> 層 2 5 、即ち両ダイオードのカソ

W b 1 / d <sup>k</sup> … (I) ・となる。ここに、K は空乏層領域 3 4 の形状で決

となる。ここに、K は空乏層領域 3 4 の形状で決る値である。通常、空乏層容量 C は、

C . A . V 1/h

と表わされる。ここに、A は接合面積、 V は印加バイアス電圧、 n は接合の濃度勾配で決る値である。したがって、上記(I)、 (2) 式における K と n を適当に選ぶことにより、 C ー V 特性をさらに直線に近付けることが可能となる。

第9図には、この発明の第5実施例を示す。まず、同図(a)は、前記第3実施例の2つの P・ N ダイオードを対向接続した3端子型の可変容量ダイオードを、半導体基板27中にさらに多数個並でもる。同図(a)中、61~66は、断面をといるのでのよりである。また、35は可変容量ダイオード素子である。

前述したように、各島状領域61~66は、加

ード電極にバイアスを印加する際のバイアス抵抗 は溝32に埋込まれた高抵抗多結晶シリコン8を そのまま使用できるので新たに抵抗を作り込む必 要がない。

そして、さらに、2つのダイオードは半導体基 板27内に縦方向に構成されているので、半導体 基板27表面の面積利用効率が非常に高い。即ち、 1個分のダイオード面積で2個のダイオードを形 成することができ、集積度の向上を図ることがで きる。

第8図には、この発明の第4実施例を示す。

この実施例は、前記第1実施例(第1図)において、酸化シリコン膜7の厚みを必要に応じて厚くしたものである。同図中、7 a は酸化シリコン腺が薄い場合、7 b は酸化シリコン腺が厚い場合を示している。

酸化シリコン膜7の厚みが増すにしたがって同 図中に示すように、島状領域内下辺fの厚みが増加し、空乏層領域34の形状は、その幅Wと深さ dの関係が次第に

工精度の高い結晶面選択エッチングにより形成されるため、各島状領域61~66に形成されたダイオード素子の特性ばらつきが非常に小さくなる。従って多段構成の帯域可変フィルタや多数のチューニングセクションを有するフロントエンド等を製作する際のトラッキングエラーを極めて小さくできるため、トラッキング調整を簡素化することができる。

第9図(D)は、断面逆三角形の島状領域67を酸化シリコン膜7により他の領域から完全に分離するようにしたものである。従って周囲の半導体甚板領域67、或いは島状領域67同士が電気的に絶縁分離されるため、分離特性、特に高周波における寄生容量を十分低くすることができ、また、複数の素子を集積する上で有利な構造となる。

#### [発明の効果]

以上説明したように、この発明によれば、その 構成を、半導体基板に、結晶面選択エッチングを 含むエッチングにより形成された断面逆三角形の

... (2)

領域における傾斜状側面部が絶縁された島状領域を形成し、パイアス電圧に応じて前記半導体基板の深さ方向に拡がる空乏層を可変容量として利用する可変容量部を前記島状領域内に形成したため、次のような結効果が得られる。

とができ、またこれと同時に複数の案子を集積化 する上で有利となる。

特に高周波における寄生容量を十分に低くするこ

#### 4. 図面の簡単な説明

第1図ないし第3図はこの発明に係る可変容量 素子の第1実施例を示す図で、第1図は経断面図、 第2関は製造方法の一例を示す工程関、第3関は C-V特性を比較例とともに示す特性図、第4図 はこの発明の第2実施例を示す級断面図、第5図 はこの発明の第3実施例を示す要部斜視図、第6 図は上記第3実施例の製造方法の一例を示す工程 図、第7図は上記第3実施例の等価回路を説明す るための図、第8図はこの発明の第4実施例を示 す要部級断面図、第9図はこの発明の第5実施例 を示す図、第10図は可変容量素子の第1の従来 例を示す図、第11図は上記第1の従来例のC-V特性を示す特性図、第12図は第2の従来例を 示す級断面図、第13図は第3の従来例を示す級 断面図、第14図は第4の従来例を示す級断面図、 第15図は第5の従来例を示す縦断面図である。

3、27:半導体基板、

6、61、62、63、64、65、66:島 状領域、


7:酸化シリコン膜(絶縁膜)、

9 : 可変容量部としての P \* N <sup>-</sup> 接合を形成する P \* 拡散層、


21:ゲート酸化膜、


22:ゲート酸化膜とともに可変容量部として のMOS型構造を構成するゲート電極。


代理人 弁理士 三 好 秀 和





第 1 図
















第 4 図


第 5 図





**-389**-


# 特開平3-147375 (10)
























第 9 図




第 11 図









第15 図